{"id":186,"date":"2017-06-19T22:14:55","date_gmt":"2017-06-19T20:14:55","guid":{"rendered":"http:\/\/service.projektlabor.tu-berlin.de\/wordpress\/absynth\/?page_id=186"},"modified":"2017-07-11T12:32:48","modified_gmt":"2017-07-11T10:32:48","slug":"adsr","status":"publish","type":"page","link":"https:\/\/service.projektlabor.tu-berlin.de\/wordpress\/absynth\/gruppen\/gruppe-5-vca-adsr-endstufe\/adsr\/","title":{"rendered":"ADSR"},"content":{"rendered":"

Die Gruppe ADSR<\/strong> setzt sich mit der Entwicklung eines Tr\u00e4gersignals auseinander. Dieses Signal besitzt Informationen \u00fcber die L\u00e4nge und Ampltitude des Tastenanschlages.<\/p>\n

Die hier angesprochene H\u00fcllkurve kann in folgender Abbildung eingesehen werden:<\/p>\n

\"6\"<\/a><\/p>\n

Abbildung:\u00a0<\/strong>Ausgangsspannung der ADSR, „H\u00fcllkurve“<\/em><\/p>\n

In Attack wird ein Elko aufgeladen, in Decay wird er entladen, in Sustain wird die Spannung \u00fcber dem Elko gehalten und in Release wird sie losgelassen.<\/p>\n

Durch Ver\u00e4nderung der Werte an den Potentiometern, k\u00f6nnen die L\u00e4ngen der einzelnen Bereiche ver\u00e4ndert werden.
\nSustain kommt eine besondere Stellung zu, dieses Potentiometer regelt einen Spannungsteiler, welcher die Funktion hat, das Sustainniveau in seiner H\u00f6he zu ver\u00e4ndern.<\/p>\n

<\/h2>\n

Suche nach einem Schaltplan<\/h2>\n

In der Recherche gab es eine Auswahl von zwei Schaltungen.<\/p>\n

Die erste ADSR Schaltung von „yusynth.net“ war zu komplex. Sie deckt einen Frequenzbereich von 0.1 bis 1000hz ab, sodass Tonsignale von 1ms bis 10s erzeugt werden konnten.
\nBen\u00f6tigt wurde jedoch nach eigenem Ermessen nur ein Tonsignal von 0.5s bis 5s L\u00e4nge. Eine Invertierungsfunktion wurde ebenfalls nicht ben\u00f6tigt, sodass sich die ADSR einfacher implementieren l\u00e4sst, wenn man sich die ADSR Schaltung von ’schmitzbits.de‘ anschaut. Sie tr\u00e4gt den Namen ‚Fastest Envelope in the West‘ und zeichnet sich dadurch aus, dass der Ast, den sich Sustain und Decay teilen, separat durch Potentiometer gesteuert werden kann. Dies erfolgt durch einen Spannungsfolger, den man zwischen Sustain und Decay setzt. Eine solche Konfiguration l\u00e4sst die Steuerung der Decay Fallzeit und des Sustain-Niveau unabh\u00e4ngig voneinander zu.<\/p>\n

Dies wird in folgendem Schaltplan deutlich:<\/p>\n

\"5\"<\/a><\/p>\n

Abbildung:\u00a0<\/strong>ADSR-Schaltplan von Schmitsbits.de<\/em><\/p>\n

Im Anschluss konnte die Schaltung noch vereinfacht werden. Man siehe sich dazu auf der folgenden Seite den ersten Block links an. Der Teil wurde in einen nicht invertierenden Verst\u00e4rker umgebaut, der auch als Folger arbeitet, sofern sich der komplette Potentiometer Widerstand im GND-Kanal befindet.
\nWeit rechts im Schaltplan f\u00e4llt auf, dass zwei Folger und ein Spannungsteiler hintereinander geschaltet wurden, worauf sp\u00e4ter genauer eingegangen wird.<\/p>\n

\"4\"<\/a><\/p>\n

Abbildung:<\/strong>\u00a0ADSR-Schaltplan verbessert<\/em><\/p>\n

<\/h2>\n

Funktionsweise<\/h2>\n

\"2\"<\/a><\/p>\n

Abbildung<\/strong>: Wichtige Signalverl\u00e4ufe<\/em><\/p>\n

Um die ADSR zu verstehen, sollte man Kenntnisse \u00fcber die Funktionsweise eines Timer-Bausteins besitzen. Im Rahmen des Praktikums wurde die Funktion in einem der Vortr\u00e4ge detailreich beschrieben. Bei der folgenden Beschreibung wird davon ausgegangen, dass der Leser die innere Verschaltung eines Timers kennt und seine Funktion nachvollziehen kann.<\/p>\n

Es l\u00e4sst sich f\u00fcr den vorgeschalteten Block, links von Trigger Eingang des ICM7555 Timers, sagen, dass dieser die Funktion eines Low Aktiv Pulsers erf\u00fclt. Immer wenn das Gate Signal eine steigende Flanke besitzt, so gibt der Pulsgeber ein GND Signal an den Trigger Eingang.<\/p>\n

Der ICM7555 Timer hat drei Signale an seinen Eing\u00e4ngen anliegen, anhand derer die Funktion der ADSR vollst\u00e4ndig beschrieben werden kann.<\/p>\n

Das erste Signal nennt sich Gate und liegt am Reseteingang des Timers an. Das Gate Signal wird vom Interface geliefert und beinhaltet Informationen \u00fcber die L\u00e4nge des Tastenanschlages.<\/p>\n

Das zweite Signal nennt sich Threshhold und liegt am entsprechenden Eingang des Timers an. Dieses Signal ist immer genauso gro\u00df wie die Spannung des Elkos.<\/p>\n

Das dritte Signal nennt sich Sustain. Es beinhaltet die 12V Amplitude, welche sich in der Attackphase ergibt. Attack ist der Zustand, indem der Elko mit konstanter Timer Ausgangsspannung (Out) aufgeladen wird. Das namensgebende Sustain-Niveau von hier ungef\u00e4hr 4V wird durch einen Spannungsteiler realisiert, dessen Abgriff in den in den Spannungsfolger geht, welcher in der Einleitung erw\u00e4hnt worden war.<\/p>\n

Angenommen die ADSR bekommt ein Gatesignal geliefert. Infolgedessen produziert der Low-Aktiv-Pulser als Antwort auf eine steigende Flanke ein GND Impuls der den Triggereingang des Timers auf GND legt. Im inneren des Timers vergleicht Komparator 2 das GND Signal mit 1\/3 V_cc = 4V\u00a0und setzt aufgrund dessen den Zustand im Flipflop auf 1, dies ist gleichbedeutend mit einem Ausgang auf logisch 1, sodass es erst einmal zu einem Ausgangssignal (Out) von 12V kommt, was sich als 12V Peak in der Abbildung wiederfindet. Nun beobachtet man aber, dass das Ausgangssignal irrgendwann nicht mehr vorhanden ist. Dies hat seine Ursache in einer ansteigenden Thresholdspannung (Elko-Spannung).
\n\u00dcbersteigt die am Threshold Eingang anliegende Spannung vom Elko, die Spannung im inneren des Timers 2\/3 V_cc = 8V, so wird der Flipflop auf 0 gesetzt und der Ausgang ebenfalls. Gleichzeitig \u00f6ffnet sich eine Leitung nach GND, die sich am Discharge-Eingang des Timers bemerkbar macht. Schaut man wieder in die Abbildung, so sieht man das das Threshholdsignal zu keiner Zeit \u00fcber 8V hinausw\u00e4chst. Beim Schalten des Timers kann nun \u00fcber den ge\u00f6ffneten GND Kanal der Kondensator \u00fcber Discharge entladen werden. Dies geht jedoch nur solange, wie die Spannung des Kondensators gr\u00f6\u00dfer ist als jene Spannung des Sustainniveaus, welches sich durch den o.g. Spannungsteiler ergibt.
\nDer Spannungsfolger im Sustainzweig (S) l\u00e4sst n\u00e4mlich an der Diode D2 die Sustainspannung wirken, die der Spannung vom Kondensator entgegenwirkt. Sind beide Spannungen gleichgro\u00df, so flie\u00dft kein Strom durch die Diode, was zur Folge hat, dass der Kondensator sich nicht weiter entladen kann. Nun kann man sich jedoch fragen, warum der Strom nicht durch D3 im Release Zweig abflie\u00dft. Urs\u00e4chlich daf\u00fcr ist das anliegende Gate-Signal von 5V, welches die Elko Spannung von 4V \u00fcbertrifft. \u00dcber Diode f\u00e4llt somit ein 1V Differenz in Sperrrichtung ab, sodass kein Strom durch sie flie\u00dfen kann.<\/p>\n

Als n\u00e4chstes f\u00e4llt in der Abbildung auf, dass das Threshold Kondensator Signal abf\u00e4llt, sobald das Gate-Signal sein Ende erreicht. Dies hat seine Ursache darin, dass beim fehlen eines Gate-Signals die Elko Spannung gr\u00f6\u00dfer ist, als die Spannung im Release Zweig, sodass ohne Probleme ein Strom durch D3 nach GND flie\u00dfen kann.<\/p>\n

<\/h2>\n

Dimensionierung der Schaltung<\/h2>\n

Die Dimensionierung der ADSR Potentiometer kann durch Absch\u00e4tzung mittels Zeitkonstante erfolgen. Der Kondensator wird \u00fcber ein RC Glied aufgeladen, wobei jene Konstante beschreibt, wie viel Zeit vergehen muss, um\u00a060%\u00a0des Spanungsendwertes zu erreichen:\u00a0\u03c4 \u00a0= RC = 2.2 M\u03a9\u00a0\u00a0*\u00a02.2uF \u2248\u00a05s
\nDurch plotten der Funktion f\u00e4llt auf, dass das Signal sich damit in einem Bereich von 5 bis 20 Sekunden befindet. Dies ist ein Problem f\u00fcr Gate-Signale, die k\u00fcrzer sind, da die Attackphase alle anderen Phasen \u00fcberdecken w\u00fcrde, sollte es sich um ein 0.5s Gate Signal handeln.<\/p>\n

Ein 220nF Kondensator macht die Attackphase auch f\u00fcr Signale \u00fcber 0.3 Sekunden nutzbar.
\n\u03c4 = RC = 2.2 \u2248 0.05s<\/p>\n

Es sei darauf hingewiesen, dass sich die Schaltung weder in Simulation noch in der Praxis pr\u00e4zise nach diesen Vorschriften verh\u00e4lt. Es wird vermutet, dass neben den Potentiometer Widerst\u00e4nden noch weitere Widerst\u00e4nde der linksseitigen Schaltung involviert sind und den Zusammenhang komplizierter machen. Decay l\u00e4sst sich im Grunde genauso absch\u00e4tzen, doch wird dieses Niveau von Sustain \u00fcberlagert, sodass der Zeitkonstanten Ansatz auch nur bedingt etwas \u00fcber die wirkliche Fallzeit aussagt.
\nBei einer fallenden Exponentialfunktion wird nach einer Zeit \u03c4 40%\u00a0des Ausgangswertes erreicht. Bei 8V Maximalwert sind das 3.2V. Um f\u00fcr Decay ein \u00e4hnliches Verhalten, wie f\u00fcr Attack zu erhalten, wird ebenfalls 2.2 M\u03a9\u00a0verwendet.<\/p>\n

Das Sustain Niveau kann durch einen Potentiometer Spannungsteiler eingestellt werden. Durch Verwendung von 10k\u03a9\u00a0kann ein Teilerverh\u00e4ltnis von 1 \/ 13.7\u00a0realisiert werden. Diese schiefe Zahl ergbit sich aus dem Vorwiderstand plus dem Potentiometerendwert. Sollte Sustain die Elko Spannung auf 5V halten, so k\u00fcrzt dieses Niveau die Fallzeit von Decay, da Decay seine 3.2V nach Zeitkonstante nicht erreichen kann.
\nDer Release Zweig verh\u00e4lt sich analog zu Attack und Decay.<\/p>\n

Die zwei hintereinander gechalteten Spannungsfolger waren im Nachhinein die einzige realisierbare L\u00f6sung um der Schnittstellen Anforderung von 5V zu gen\u00fcgen. Im besten Fall sollte man den Spannungsteiler kurz vor dem Output zwischen die beiden Folger bringen, sodass eine Ausgangsseitige Schaltung nicht unabsichtlich \u00fcber einen winzigen Widerstand auf GND gezogen wird (kann auch mit einer Diode verhindert werden, Spannungsabfall beachten). Der Ausgangsseitige Spannungsteiler wurde so konzipiert, dass er ein Teilerverh\u00e4ltnis von 5\/8\u00a0besitzt. Damit werden 8V am Elko auf 5V am Ausgang reduziert.<\/p>\n

<\/h2>\n

Simulation<\/h2>\n

Die Simulation des oben angef\u00fcgten Schaltplans mittels LT-Spice erbrachte folgende H\u00fcllkurve:<\/p>\n

\"3\"<\/a><\/p>\n

Abbildung:\u00a0<\/strong>Simulation des ADSR Ausgangssignals<\/em><\/p>\n

<\/h2>\n

Prototypenbau<\/h2>\n

Im Protypenbau h\u00e4tte eine strukturierte Fehlersuche Zeit ersparen k\u00f6nnen. Zum Beispiel musste oft der richtige Pin aus Datenbl\u00e4ttern ausgelesen werden, um ihn zu testen. Au\u00dferdem wurde oft r\u00fcckw\u00e4rts getestet, d.h. vom Output hin zur Quelle, weil angenommen wurde, dass die \u00c4nderung am Output eine \u00c4nderung der Schaltung zur Folge habe. Doch meistens waren die Inputs nicht mehr richtig!<\/p>\n

Daher bietet sich in Zukunft folgende Checkliste\u00a0an.\u00a0\u00dcberpr\u00fcfe nacheinander:<\/p>\n

    \n
  • Outputknopf der Quellen<\/li>\n
  • Amplitudenh\u00f6he der Quellen<\/li>\n
  • stromtragende Inputs<\/li>\n
  • Steckverbindungen der Bauteile<\/li>\n
  • Outputs von Timer, Elko, OPV<\/li>\n<\/ul>\n

    Nach dem Aufbauen der Schaltung auf dem Steckrett fiel auf, dass der Ausgang mit 0.3V viel zu klein ist. Dieser Fehler konnte nicht behoben werden, und lag vermutlich an einem defekten Steckbrett. Mit der Annahme, dass die fertige Platine auch niedrige Spannungen Ausgeben wird, wurde ein Ausgangsverst\u00e4rker eingeplant.<\/p>\n

    <\/h2>\n

    Eagle Schaltungsentwurf<\/strong><\/h2>\n

    Die Schaltung wurde in Eagle implementiert und ein Platinendesign daraus erstellt.
    \nEs kann festgehalten werden, dass der Routing Prozess iterativ von Gange geht, sodass erst mehrere Anl\u00e4ufe zu einem guten Ergebnis f\u00fchren. Insofern sollte man mindestens 10 Stunden bzw. Vielfache von der zum Routen ben\u00f6tigten Zeit einplanen.<\/p>\n

    Das Design konnte durch iterativen Ansatz auf eine drittel Platine untergebracht werden. Die ersten Ans\u00e4tze haben sich daf\u00fcr nicht geeignet.<\/p>\n

    \n

    Funktions\u00fcberpr\u00fcfung<\/h2>\n
      \n
    • Schaltung erzeugt Kurve nur bei 10-1k Hz, tausche 2,2uF Kondensator mit 22nF aus. Funktion bei 0.1 bis 10Hz hergestellt.\u00a0Der Tastenanschlag kann nun 0.1s bis 10s lang sein.<\/li>\n
    • Vorwiderst\u00e4nde von Attack und Release sind zu klein, ADSR Kurve verschwindet bei kleinster Potentiometereinstellung. Vorwiderst\u00e4nde werden um zwei Zehnerpotenzen angehoben.<\/li>\n
    • Ausgangsamplitude der ADSR entspricht mit 8V nicht den Anforderungen der VCA 5V Eingang.
      \nPlanungsfehler, Spannungsteiler muss nachtr\u00e4glich integriert werden, um die Amplitude zu verringern.<\/li>\n
    • Eingangsverst\u00e4rker beeinflusst den Offset des Ausgangs, sofern die Gate-Collectorspannung des Entladetransistors \u00fcber 5V betr\u00e4gt. Daher nur verwenden, wenn Verst\u00e4rkung Eingangsseitig auch gebraucht wird.<\/li>\n
    • Ausgangsverst\u00e4rker wird nicht gebraucht, wird daher in einen Spannungsteiler umgebaut.<\/li>\n<\/ul>\n

       <\/p>\n

      Aufbau und Wartung der Schaltung<\/h2>\n

      Auf der nachfolgenden Seite befindet sich ein Bild von den Schnittstellen der Schaltung. Zum Abgleich wurden die wichtigen Signale dargestellt.<\/p>\n","protected":false},"excerpt":{"rendered":"

      Die Gruppe ADSR setzt sich mit der Entwicklung eines Tr\u00e4gersignals auseinander. Dieses Signal besitzt Informationen \u00fcber die L\u00e4nge und Ampltitude des Tastenanschlages. Die hier angesprochene H\u00fcllkurve kann in folgender Abbildung eingesehen werden: Abbildung:\u00a0Ausgangsspannung der ADSR, „H\u00fcllkurve“ In Attack wird ein Elko aufgeladen, in Decay wird er entladen, in Sustain wird die Spannung \u00fcber dem Elko […]<\/p>\n","protected":false},"author":57,"featured_media":0,"parent":13,"menu_order":0,"comment_status":"closed","ping_status":"closed","template":"","meta":[],"_links":{"self":[{"href":"https:\/\/service.projektlabor.tu-berlin.de\/wordpress\/absynth\/wp-json\/wp\/v2\/pages\/186"}],"collection":[{"href":"https:\/\/service.projektlabor.tu-berlin.de\/wordpress\/absynth\/wp-json\/wp\/v2\/pages"}],"about":[{"href":"https:\/\/service.projektlabor.tu-berlin.de\/wordpress\/absynth\/wp-json\/wp\/v2\/types\/page"}],"author":[{"embeddable":true,"href":"https:\/\/service.projektlabor.tu-berlin.de\/wordpress\/absynth\/wp-json\/wp\/v2\/users\/57"}],"replies":[{"embeddable":true,"href":"https:\/\/service.projektlabor.tu-berlin.de\/wordpress\/absynth\/wp-json\/wp\/v2\/comments?post=186"}],"version-history":[{"count":8,"href":"https:\/\/service.projektlabor.tu-berlin.de\/wordpress\/absynth\/wp-json\/wp\/v2\/pages\/186\/revisions"}],"predecessor-version":[{"id":307,"href":"https:\/\/service.projektlabor.tu-berlin.de\/wordpress\/absynth\/wp-json\/wp\/v2\/pages\/186\/revisions\/307"}],"up":[{"embeddable":true,"href":"https:\/\/service.projektlabor.tu-berlin.de\/wordpress\/absynth\/wp-json\/wp\/v2\/pages\/13"}],"wp:attachment":[{"href":"https:\/\/service.projektlabor.tu-berlin.de\/wordpress\/absynth\/wp-json\/wp\/v2\/media?parent=186"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}